Ua ulu aʻe ka ʻeke Semiconductor mai nā hoʻolālā 1D PCB kuʻuna a hiki i ka hoʻopaʻa ʻana o 3D hybrid ma ka pae wafer. Hiki i kēia holomua ke hoʻokuʻi i ka spacing interconnect ma ka helu micron hoʻokahi, me nā bandwidth a hiki i 1000 GB / s, ʻoiai e mālama ana i ka ikehu kiʻekiʻe. Ma ke kumu o nā ʻenehana hōkeo semiconductor holomua ʻo 2.5D packaging (kahi i waiho ʻia nā ʻāpana ʻaoʻao ma kahi ʻaoʻao waena) a me 3D packaging (e pili ana i ka hoʻopaʻa ʻana i nā ʻāpana ikaika). He mea koʻikoʻi kēia mau ʻenehana no ka wā e hiki mai ana o nā ʻōnaehana HPC.
Hoʻokomo ʻia ka ʻenehana hoʻopili 2.5D i nā ʻano mea papa waena, kēlā me kēia me kona pono ponoʻī a me nā hemahema. Ua ʻike ʻia nā papa waena o Silicon (Si), me nā wafers silicon passive piha a me nā alahaka silicon localized, no ka hoʻolako ʻana i nā mana uwea maikaʻi loa, e hoʻolilo iā lākou i mea kūpono no ka hoʻopili helu kiʻekiʻe. Eia nō naʻe, he kumukūʻai lākou ma ke ʻano o nā mea hana a me ka hana ʻana a me nā palena o ke alo i ka wahi hoʻopili. No ka hoʻohaʻahaʻa ʻana i kēia mau pilikia, ke hoʻonui nei ka hoʻohana ʻana i nā alahaka silika kūloko, me ka hoʻohana ʻana i ka silika kahi mea koʻikoʻi ka hana maikaʻi i ka wā e hoʻoponopono ai i nā palena ʻāina.
ʻO nā papa intermediary organik, me ka hoʻohana ʻana i nā plastik i hoʻoheheʻe ʻia ma waho, he mea ʻoi aku ka maikaʻi o ke kumu kūʻai i ke silika. Loaʻa iā lākou kahi mau dielectric haʻahaʻa, e hōʻemi ana i ka lohi RC i ka pā. ʻOiai ʻo kēia mau pōmaikaʻi, hakakā nā papa intermediary organik e hoʻokō i ka pae like o ka hōʻemi ʻana i nā hiʻohiʻona interconnect e like me ka hoʻopaʻa ʻana i ka silicon-based packaging, e kaupalena ana i kā lākou hoʻokomo ʻana i nā noi helu helu kiʻekiʻe.
Ua loaʻa i nā papa waena aniani ka hoihoi nui, ʻoi aku ka nui ma hope o ka hoʻolaha ʻana o Intel i ka hōʻike ʻana i nā kaʻa hōʻike aniani. Hāʻawi ke aniani i nā pono he nui, e like me ka coefficient hiki ke hoʻololi ʻia o ka hoʻonui wela (CTE), ke kūpaʻa kiʻekiʻe, ka laumania a me ka palahalaha, a me ka hiki ke kākoʻo i ka hana ʻana o ka panel, e lilo ia i moho hoʻohiki no nā papa waena me nā mea hiki ke hoʻohālikelike ʻia me ke silika. Eia nō naʻe, ma waho aʻe o nā pilikia ʻenehana, ʻo ka drawback nui o nā papa waena aniani ʻo ia ka kaiaola oʻo ʻole a me ka nele o ka hiki ke hana nui. Ke ulu nei ka kaiaolaola a hoʻomaikaʻi i ka hiki ke hana, ʻike ʻia nā ʻenehana kumu aniani i loko o ka pahu semiconductor i ka ulu a me ka hoʻohana ʻana.
Ma ke ʻano o ka ʻenehana hoʻopili 3D, ua lilo ʻo Cu-Cu bump-less hybrid bonding i mea ʻenehana hou. Loaʻa kēia ʻenehana holomua i nā pilina paʻa ma ka hoʻohui ʻana i nā mea dielectric (e like me SiO2) me nā metala i hoʻopili ʻia (Cu). Hiki i ka hoʻopaʻa ʻana o Cu-Cu hybrid ke hoʻokō i nā spacings ma lalo o 10 microns, maʻamau i ka pae micron helu hoʻokahi, e hōʻike ana i kahi hoʻomaikaʻi koʻikoʻi ma mua o ka ʻenehana micro-bump kuʻuna, nona nā spacings ma kahi o 40-50 microns. ʻO nā mea maikaʻi o ka hoʻopaʻa ʻana i nā hybrid ka hoʻonui ʻana i ka I/O, hoʻonui i ka bandwidth, hoʻomaikaʻi i ka 3D vertical stacking, ʻoi aku ka maikaʻi o ka mana, a me ka hōʻemi ʻana i nā hopena parasitic a me ke kūpaʻa wela ma muli o ka nele o ka hoʻopiha piha. Eia naʻe, paʻakikī kēia ʻenehana i ka hana ʻana a ʻoi aku ka nui o nā kumukūʻai.
Hoʻopili ʻia nā ʻenehana hōkeo 2.5D a me 3D i nā ʻenehana hoʻopili like ʻole. I loko o 2.5D paʻi, ma muli o ke koho ʻana o nā mea papa waena, hiki ke hoʻokaʻawale ʻia i loko o nā papa waena ma luna o ka silicon, organik, a me ke aniani, e like me ka mea i hōʻike ʻia ma ke kiʻi ma luna. I loko o ka pahu 3D, ka hoʻomohala ʻana i ka ʻenehana micro-bump e hoʻemi i ka nui o ka spacing, akā i kēia lā, ma ka hoʻohana ʻana i ka ʻenehana hoʻopaʻa hybrid (kahi ʻano hoʻohui Cu-Cu pololei), hiki ke hoʻokō ʻia nā anana spacing hoʻokahi, e hōʻailona ana i ka holomua nui ma ke kula. .
**Ke ʻano ʻenehana koʻikoʻi e nānā:**
1. **Nā Wāhi Kūwaena Kūwaena Nui:** Ua wānana mua ʻo IDTechEx ma muli o ka paʻakikī o nā papa waena silika ma mua o ka palena nui o 3x reticle, e hoʻololi koke nā hāʻina alahaka silika 2.5D i nā papa waena silika ma ke ʻano he koho mua no ka hoʻopili ʻana i nā ʻāpana HPC. ʻO TSMC kahi mea hoʻolako nui o 2.5D silicon intermediary layers no NVIDIA a me nā mea hoʻomohala HPC alakaʻi ʻē aʻe e like me Google a me Amazon, a ua hoʻolaha hou ka hui i ka hana nui o kāna hanauna mua CoWoS_L me ka nui o 3.5x reticle. Manaʻo ʻo IDTechEx e hoʻomau kēia ʻano, me nā holomua hou i kūkākūkā ʻia ma kāna hōʻike e uhi ana i nā mea pāʻani nui.
2. **Panel-Level Packaging:** Panel-level packaging ua lilo i mea manaʻo nui, e like me ka mea i hōʻike ʻia ma ka 2024 Taiwan International Semiconductor Exhibition. Hāʻawi kēia ʻano hoʻopili i ka hoʻohana ʻana i nā papa waena nui a kōkua i ka hōʻemi ʻana i nā kumukūʻai ma o ka hana ʻana i nā pūʻolo i ka manawa like. ʻOiai kona hiki, pono e hoʻoponopono ʻia nā pilikia e like me ka hoʻokele warpage. Hōʻike ka piʻi ʻana o kona kaulana i ka ulu ʻana o ka noi no nā papa waena waena nui a ʻoi aku ka maikaʻi.
3. **Nā Papa Kūwaena Kūwaena:** Ke puka mai nei ke aniani ma ke ʻano he mea moho ikaika no ka loaʻa ʻana o ka uwea maikaʻi, e like me ke silikoni, me nā pono hou aʻe e like me CTE hiki ke hoʻololi ʻia a me ka hilinaʻi kiʻekiʻe. He kūpono hoʻi nā papa intermediary aniani me ka ʻeke panel-level, e hāʻawi ana i ka hiki ke hoʻopaʻa i nā wili kiʻekiʻe i nā kumukūʻai hiki ke mālama ʻia, e lilo ia i mea hoʻohiki maikaʻi no nā ʻenehana hōkeo e hiki mai ana.
4. **HBM Hybrid Bonding:** 3D copper-copper (Cu-Cu) hybrid bonding he ʻenehana kiʻekiʻe no ka loaʻa ʻana o nā pilina kū pololei o ka pitch maikaʻi loa ma waena o nā pahu. Ua hoʻohana ʻia kēia ʻenehana i nā huahana kikowaena kiʻekiʻe, me AMD EPYC no ka SRAM i hoʻopaʻa ʻia a me nā CPU, a me ka moʻo MI300 no ka hoʻopaʻa ʻana i nā poloka CPU/GPU ma I/O make. Manaʻo ʻia ka hoʻopaʻa ʻana o Hybrid i ka hana koʻikoʻi i nā holomua HBM e hiki mai ana, ʻoi aku hoʻi no nā waihona DRAM ma mua o 16-Hi a i ʻole 20-Hi papa.
5. **Co-Packaged Optical Devices (CPO):** Me ka piʻi nui ʻana o ka noi no ka loaʻa ʻana o ka ʻikepili kiʻekiʻe a me ka pono o ka mana, ua loaʻa ka manaʻo nui o ka ʻenehana interconnect. Ke lilo nei nā polokalamu optical co-packaged (CPO) i mea koʻikoʻi no ka hoʻonui ʻana i ka bandwidth I/O a me ka hōʻemi ʻana i ka hoʻohana ʻana i ka ikehu. Hoʻohālikelike ʻia me ka hoʻoili uila maʻamau, hāʻawi ka kamaʻilio optical i nā pono he nui, me ka hoʻohaʻahaʻa haʻahaʻa haʻahaʻa ma kahi lōʻihi, hoʻemi i ka ʻike crosstalk, a me ka hoʻonui nui ʻana i ka bandwidth. ʻO kēia mau mea maikaʻi e hoʻolilo iā CPO i koho kūpono no nā ʻōnaehana HPC hoʻoikaika i ka ʻikepili.
**Makeke Nui e nānā:**
ʻO ka mākeke mua e alakaʻi nei i ka hoʻomohala ʻana i nā ʻenehana 2.5D a me 3D ʻo ia ka ʻoihana hoʻokūkū kiʻekiʻe (HPC). He mea koʻikoʻi kēia mau ʻano hoʻopihapiha holomua no ka lanakila ʻana i nā palena o ke kānāwai o Moore, e hiki ai i nā transistors, hoʻomanaʻo, a me nā pilina i loko o kahi pūʻulu hoʻokahi. Hiki i ka decomposition o nā chips ke hoʻohana maikaʻi i nā node kaʻina hana ma waena o nā poloka hana like ʻole, e like me ka hoʻokaʻawale ʻana i nā poloka I/O mai nā poloka hana, e hoʻonui hou ai i ka pono.
Ma kahi o ka helu helu kiʻekiʻe (HPC), manaʻo ʻia nā mākeke ʻē aʻe e hoʻokō i ka ulu ʻana ma o ka hoʻopaʻa ʻana i nā ʻenehana loea holomua. Ma nā ʻāpana 5G a me 6G, ʻo nā mea hou e like me nā antennas packaging a me nā hoʻonā chip ʻokiʻoki e hoʻohālikelike i ka wā e hiki mai ana o nā hale kiʻi ʻoniʻoni uila (RAN). E pōmaikaʻi pū ana nā kaʻa ʻokoʻa, ʻoiai ke kākoʻo nei kēia mau ʻenehana i ka hoʻohui ʻana o nā suite sensor a me nā ʻāpana helu e hoʻoponopono i ka nui o ka ʻikepili i ka wā e hōʻoiaʻiʻo ana i ka palekana, hilinaʻi, compactness, mana a me ka hoʻokele wela, a me ke kumu kūʻai.
ʻO nā mea uila uila (me nā smartphones, nā wati akamai, nā mea AR/VR, nā PC, a me nā keʻena hana) ke nānā nui nei i ka hana ʻana i nā ʻikepili hou aʻe ma nā wahi liʻiliʻi, ʻoiai ke koʻikoʻi nui ʻia i ke kumukūʻai. E pāʻani nui ka paʻi semiconductor kiʻekiʻe i kēia ʻano, ʻoiai ʻokoʻa ke ʻano o ka hoʻopili ʻana mai nā mea i hoʻohana ʻia ma HPC.
Ka manawa hoʻouna: Oct-25-2024